

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2002-124571

(43)Date of publication of application : 26.04.2002

(51)Int.Cl.

H01L 21/82

G06F 17/50

(21)Application number : 2000-316454

(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing : 17.10.2000


(72)Inventor : FUJINO KENYA
KIMURA FUMIHIRO

(54) METHOD FOR ROUTING SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent the routing efficiency of a normal net from being impeded by routing of a normal net requiring no integration of characteristics generated by the routing of a net requiring integration of characteristics causing a serious obstacle when the characteristics of a 'net requiring integration of characteristics' are fixed in order to arrange the characteristics of a plurality of lines.

SOLUTION: A net requiring integration of characteristics is extracted and the order of routing is defined. The extracted net requiring integration of characteristics is assigned to a virtual net 410 and the routing width is designated. Subsequently, a block pin group of the net requiring integration of characteristics is generated from virtual block pins 411 and then rough routing and detail routing are carried out simultaneously for the virtual net 410 and a normal net 409 using a general routing algorithm. Finally, routing of the virtual net is divided to arrange the characteristics with those of routing of the net requiring integration of characteristics.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開2002-124571

(P2002-124571A)

(43)公開日 平成14年4月26日(2002.4.26)

(51)Int.Cl.⁷

識別記号

F I

テーマト*(参考)

H 0 1 L 21/82

G 0 6 F 17/50

6 5 8 K 5 B 0 4 6

G 0 6 F 17/50

6 5 8

6 5 8 N 5 F 0 6 4

H 0 1 L 21/82

C

審査請求 未請求 請求項の数3 O L (全 14 頁)

(21)出願番号 特願2000-316454(P2000-316454)

(22)出願日 平成12年10月17日(2000. 10. 17)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 藤野 健哉

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(72)発明者 木村 文浩

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(74)代理人 100086737

弁理士 岡田 和秀

Fターム(参考) 5B046 AA08 BA06

5F064 EE02 EE03 EE09 EE17 EE57

HH06


(54)【発明の名称】 半導体集積回路の配線生成方法

(57)【要約】

(修正有)

【課題】 複数の配線の特性を揃える必要から「要特性統一ネット」の特性の固定を行なうと、要特性統一ネットの配線が大きな障害物となり、特性の統一を要しない通常ネットの配線回り込みが発生し、通常ネットの配線効率を阻害することを防止する。

【解決手段】 要特性統一ネットを抽出し、配線順番を定義する。抽出した要特性統一ネットを仮想ネット410に割り付け、仮想ネットに配線幅の指定を行なう。次に、仮想ブロックピン411を、要特性統一ネットのブロックピン群に生成し、一般的な配線アルゴリズムを用いて、仮想ネット410と通常ネット409とについて同時に概略配線および詳細配線を実施する。その後、仮想ネットの配線を仮想ネットに割り付けた要特性統一ネットの配線に特性が揃うように分割する。



【特許請求の範囲】

【請求項 1】 複数の要特性統一ネットを抽出して仮想ネットに割り付け、抽出した各要特性統一ネットのネット情報を別途保存の上で削除し、前記仮想ネットに配線幅の指定を行なう処理と仮想ブロックピンを生成する処理とを行なう仮想配線生成工程と、

前記仮想ネットと特性統一不要の通常ネットの配線を一般的な配線アルゴリズムを用いて同時に配線する配線工程と、

前記仮想ネットの配線を前記別途保存しておいたネット情報に基づき、接続情報、デザインルールの双方を満足し、且つ特性が揃うように分割する配線分割工程とを含むことを特徴とする半導体集積回路の配線生成方法。

【請求項 2】 複数の要特性統一ネットを一つのネットに統合して統合ネットとなし、抽出した各要特性統一ネットのネット情報を別途保存の上で削除し、前記統合ネットに配線幅の指定を行なう配線統合工程と、

前記統合ネットと特性統一不要の通常ネットの配線を一般的な配線アルゴリズムを用いて同時に配線する配線工程と、

前記統合ネットの幹線を前記別途保存しておいたネット情報とデザインルールに基づいて所要本数に分割し、前記統合ネットにおける複数の要特性統一ネットの各ブロックピンからの配線を伸縮させて前記統合ネットの幹線の前記分割された配線に対して接続し、不必要な配線部分を削除する配線分割工程とを含むことを特徴とする半導体集積回路の配線生成方法。

【請求項 3】 複数の要特性統一ネットを一つのネットに統合して統合ネットとなし、抽出した各要特性統一ネットのネット情報を別途保存の上で削除し、前記統合ネットに配線幅の指定を行なう配線統合工程と、

前記統合ネットを優先的に配線する優先配線工程と、

前記統合ネットの配線を配線通過本数を考慮した形状に最適化し、各ブロックピンから前記統合ネットの幹線までの配線を配線接続個所まで伸縮する配線最適化工程と、

特性統一不要の通常ネットの配線を一般的な配線アルゴリズムを用いて配線する配線工程と、

前記統合ネットの幹線を前記別途保存しておいたネット情報とデザインルールに基づいて所要本数に分割する配線分割工程とを含むことを特徴とする半導体集積回路の配線生成方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は半導体集積回路のレイアウト設計方法に関し、特に特性を揃えるべき配線すなわち要特性統一ネットを含む半導体集積回路の自動レイアウト設計における配線方法に関するものである。

【0002】

【従来の技術】 近年のプロセスの微細化に伴い、大規

模、高速な半導体集積回路の開発が盛んになってきている。一方、微細化の影響により、セルの固有遅延よりも配線に起因する遅延の方が支配的となり、タイミングを満たすために配線長や配線容量等を考慮する必要がある。

【0003】 例えば、全ビットで一つの情報を伝播するバスネットでは、各ビットのタイミングを満たすとともに、全ビット間のタイミングを揃えるために、全ビットの配線長、配線容量、配線経路、配線形状等の特性を揃えて配線することが重要になっている。

【0004】 バスネット以外にも、例えばクロックネットやクリティカルネット等のタイミングを満たすことが困難なネットに対し、隣接配線間のカップリング容量を低下させる目的で、対象ネットをシールド配線で囲む場合がある。

【0005】 シールド配線は一般に、対象ネットと同一レイヤにおいて、平行にグランドネットで囲み、隣接する他の配線動作における影響を低減させるものである。これらのクロック配線やクリティカル配線のシールド配線のネット群は、クロック配線やシールド配線の配線経路、配線形状等の特性を揃えることが多い。

【0006】 このように、バスネット、クロック配線とシールド配線、クリティカル配線とシールド配線等の複数の配線の特性を揃えることが望まれるネットを、この明細書では、「要特性統一ネット」と記載することにする。

【0007】 一般に半導体集積回路のレイアウト設計における配線手法では、各機能ブロック間の配線接続情報と、配線幅、配線間隔等が記載されたデザインルールに基づいて、面積最小且つ配線長が最短となるように配線を生成する。

【0008】 その際、要特性統一ネットと、特性を揃える必要のないネットである通常ネットの配線を同時に生成する。

【0009】 しかし、このようなレイアウト設計方法では、それぞれのネットが最短で配線されるため、要特性統一ネットの配線長、配線容量、配線経路、形状等の特性を揃えることができない。

【0010】 従来の技術の半導体集積回路の配線生成方法による配線生成結果を図 14 に示す。図 14 において、符号の 1501、1502、1503、1504、1505 はブロック、1506 は要特性統一ネットのブロックピン、1507 は通常ネットのブロックピン、1508 は要特性統一ネットの配線、1509 は通常ネットの配線、1510 は迂回している通常ネットの配線を示している。

【0011】 図 14 に示すように、要特性統一ネットの配線 1508 は、配線長、配線容量、配線経路、配線形状等が揃えられていないことが分かる。

【0012】 そこで、要特性統一ネットに対する特別な

配線手法がいくつか提案されている。

【0013】例えば、通常ネットの配線の配線生成前に要特性統一ネットを抽出し、配線順番を定義する。抽出したネットの中の1ネットに対し、配線経路を手手で指定する。指定した配線経路と定義した配線順番情報に従って配線生成を行ない、配線長、配線容量、配線経路、配線形状等の特性を揃えた配線を実現する手法が提案されている。その配線生成結果を図15に示す。図15は、要特性統一ネットの配線1508が配線経路を指定され、特性を揃えた配線形状で配線生成された結果である。

【0014】一方、自動で特性を揃えた配線形状を生成する手法として、特許第2833886号公報の半導体集積回路の自動レイアウト手法がある。特許第2833886号公報の半導体集積回路の自動レイアウト手法によれば、要特性統一ネットを抽出し、抽出したネット群を配線するために必要な領域を事前に確保する。その領域確保結果を図16に示す。図16は、要特性統一ネットの配線を生成する領域として配線領域1511を事前に確保した結果を示している。

【0015】次に、抽出したネット群を配線領域1511内で特性が揃うように配線を生成し、あるいは抽出したネット群の配線本数に分割しその配線を接続する。配線結果を図17に示す。図17は、事前に確保した配線領域1511内で、要特性統一ネットの配線1508を生成した結果である。

【0016】その後、特性を揃える必要のない通常ネットの配線生成を行なう。

【0017】以上の手法を用いて、特性を揃えた配線を実現する。

【0018】

【発明が解決しようとする課題】 上述した従来の半導体集積回路の自動レイアウトにおける配線手法には、下記のような課題がある。

【0019】まず、一般的なレイアウト設計における配線方法では、それぞれのネットが最短で配線され、要特性統一ネットの配線長、配線容量等の特性を揃えることができないため、要特性統一ネットのタイミング誤差による誤動作を起こす場合がある。

【0020】また、人手で配線経路を指定する配線手法あるいは、自動で特性を揃えた配線を生成する特許第2833886号公報の手法では、通常ネットの配線生成時に要特性統一ネットの配線経路、配線形状、座標を変更する場合がある。この問題は、要特性統一ネットの配線生成後、通常ネットの配線生成を行なう前に、要特性統一ネットの配線経路、配線形状、座標をあらかじめ固定することで解決できる。

【0021】しかし、配線経路、配線形状、座標の固定を行なうと、要特性統一ネットの配線が大きな障害物となり、通常ネットの配線回り込みが発生し、通常ネット

の効率の良い配線生成を行なうことができなくなる原因となる。

【0022】そこで、通常ネットの配線が最適な配線経路、配線形状で生成されるように、通常ネットの障害物とならない最適な位置に配線領域1511を生成すべきであるが、通常ネットを配線せずに、複数存在する通常ネットの配線経路を予測し、通常ネットの障害物とならない最適な位置を求めることはきわめて困難なことである。そのため、要特性統一ネットの配線が通常ネットの障害物となってしまうことが避けられない。

【0023】図18は要特性統一ネットの配線が、通常ネットの障害物となっており、その結果として迂回配線が発生する例である。例えば、迂回している通常ネットの配線1510は要特性統一ネットの配線1508とブロック1503の間のP点を通過することが最適である。しかし、要特性統一ネットの配線1508が通常ネットの配線1510に対する障害物となっており、最適な配線経路を通過できず迂回配線となってしまうのである。

【0024】配線の迂回は、配線長・配線遅延を増加し、通常ネットのタイミングエラーを発生する原因となる。

【0025】本発明は、上記従来の問題点を解決するもので、要特性統一ネットの特性を揃え、且つ特性を揃える必要のない通常ネットの配線に対しても効率の良い配線生成を行なうことができる半導体集積回路の配線生成方法を提供することを目的としている。

【0026】

【課題を解決するための手段】 半導体集積回路の配線生成方法についての本発明は、次のような手段を講じることにより、上記の課題を解決するものである。

【0027】本願第1の発明の半導体集積回路の配線生成方法は、次の3つの工程を含んでいることを特徴とする。すなわち、

(1) 要特性統一ネットを抽出して仮想ネットに割り付け、抽出した各要特性統一ネットのネット情報を別途保存の上で削除し、前記仮想ネットに配線幅の指定を行なう処理と仮想ブロックピンを生成する処理とを行なう仮想配線生成工程。

【0028】(2) 前記仮想ネットと特性統一不要の通常ネットの配線を一般的な配線アルゴリズムを用いて同時に配線する配線工程。

【0029】(3) 前記仮想ネットの配線を前記別途保存しておいたネット情報に基づき、接続情報、デザインルールの双方を満足し、且つ特性が揃うように分割する配線分割工程。

【0030】この第1の発明による作用は次のとおりである。ここでは、前処理として既に、各機能ブロック間の配線接続情報と、配線幅、配線間隔等のデザインルールが規定された情報の読み込みが行われ、フロアプラン

によって各機能ブロックの配置位置やブロックピン位置等の決定が行われているものとする。

【0031】仮想配線生成工程においては、複数のネットからなり特性を揃えるべきネットである要特性統一ネットの抽出を行ない、その複数の要特性統一ネットを仮想的なネットである仮想ネットに割り付ける。換言すれば、特性を揃えるべきバス配線等を一本の幅広配線として扱うことにする。その一本の幅広配線に相当するのが仮想ネットである。すなわち、複数の要特性統一ネットを一つに束ねて単一の仮想ネットと見なすのである。次工程である配線工程で紛れるのを防止するため、抽出済みの各要特性統一ネットについては、そのネット情報を削除しておく必要がある。ただし、次々工程である配線分割工程では、各要特性統一ネットそれぞれのネット情報が必要となるので、削除する前に、それらのネット情報を別途保存しておく。別途保存というのは、配線工程で有効とはならないようにする意味である。さらに、仮想配線生成工程において、前記の一つに束ねた仮想ネットに対して、その両端の仮想ブロックピンを生成する。また、配線幅の指定を行なう。これも次工程での配線工程での準備である。配線工程では、取り扱うのは仮想ネットであって個々の要特性統一ネットではないから、ブロックピンについても元の本来の要特性統一ネットにおけるブロックピンをそのまま用いるわけにはゆかないのである。そこで、仮想ネットについて仮想ブロックピンを生成しているのである。仮想ネットについて配線幅を指定するのも、複数の要特性統一ネットが束ねられたものを取り扱っているのも、元の要特性統一ネットの配線幅をそのまま用いるわけには行かず、一本の幅広配線としての配線幅に対応する必要があるからである。なお、複数の要特性統一ネットの抽出については、人手によるもよいし、あるいは自動的にこなすのもよい。

【0032】次の配線工程においては、前工程の仮想配線生成工程で上記のように作成した仮想ネット（複数の要特性統一ネットの束）と、特性を揃える必要のないネットである通常ネットとについて、一般的な配線アルゴリズムを用いて同時に配線する。ここで重要なことは、複数の要特性統一ネットが一つに束ねられてなる単一の仮想ネットとして取り扱われるということである。個々の要特性統一ネットの個性が一時的に抹消されているのである。そして、その仮想ネットは、適用する一般的な配線アルゴリズムのもとでは、形式的には通常ネットと同格のものとして取り扱われるのである。また、仮想ネットの両端の仮想ブロックピンについても、通常ネットのブロックピンと同格のものとして取り扱われるのである。一般的な配線アルゴリズムによる配線は、仮想ネットも通常ネットも同格扱いで、配線長、配線経路の最適化が行われる状態での配線が実行される。したがって、ここでは、仮想ネットに対して通常ネットの配線回り込みの発生が防止されることになる。ここで重要なこと

は、通常ネットの配線回り込みを回避するのに、通常ネットの配線領域と複数の要特性統一ネットのための配線領域とを全く切り離した状態で取り敢えず回避するといったものではなく、複数の要特性統一ネットを一つにまとめて仮想ネットという態様に止揚した上で、その仮想ネットと通常ネットとを同時に配線しているということである。複数の要特性統一ネットが単一の仮想ネットとして束ねられた状態で、通常ネットとの相関の中で、通常ネットの配線回り込みを防止しているのである。複数の要特性統一ネットを単一の仮想ネットとして束ねているので、通常ネットの配線回り込みに対する障害物となるのを回避するための演算処理が簡略化されるのである。

【0033】次に、配線分割工程に移る。仮想ネット、仮想ブロックピンの状態での配線のままでは意味をなさない。本来の姿の複数の要特性統一ネットと通常の意味でのブロックピンの状態に戻す必要がある。配線分割工程においては、仮想配線生成工程で別途保存しておいた各要特性統一ネットのネット情報を用いる。通常ブロックピンも用いる。複数の要特性統一ネットを束ねた仮想ネットにおいて、前記の回復したネット情報に基づいて、接続情報、デザインルールの双方を満足し、且つ特性が揃うように、その仮想ネットを複数のネットに分割する。つまり、分割して生成すべき複数のネットにつき、配線長、配線容量、配線経路、配線形状等の特性を揃えた状態において、仮想ネットを複数のネットに分割する。したがって、分割によって生成された複数のネットは互いに特性の揃ったものとなる。

【0034】以上のようにして、この第1の発明の半導体集積回路の配線生成方法によれば、通常ネットの配線においてあらかじめ要特性統一ネットの特性を固定することなく通常ネットと仮想ネットとを同時に配線するので、迂回配線による通常ネットのタイミングエラーの発生を防止することができるとともに、特性を揃えるべき複数のネットの配線長、配線容量、配線経路、配線形状等の特性を実効的に揃えることができる。

【0035】本願第2の発明の半導体集積回路の配線生成方法は、次の3つの工程を含んでいることを特徴とする。すなわち、

(1) 複数の要特性統一ネットを一つのネットに統合して統合ネットとなし、抽出した各要特性統一ネットのネット情報を別途保存の上で削除し、前記統合ネットに配線幅の指定を行なう配線統合工程。

【0036】(2) 前記統合ネットと特性統一不要の通常ネットの配線を一般的な配線アルゴリズムを用いて同時に配線する配線工程。

【0037】(3) 前記統合ネットの幹線を前記別途保存しておいたネット情報とデザインルールに基づいて所要本数に分割し、前記統合ネットにおける複数の要特性統一ネットの各ブロックピンからの配線を伸縮させて前

記統合ネットの幹線の前記分割された配線に対して接続し、不必要な配線部分を削除する配線分割工程。

【0038】上記第1の発明の場合には、複数の要特性統一ネットのブロックピンが集中配置されている場合に有効である。しかし、ブロックピンが分散配置されている場合には、配線領域が無駄に消費されることになる。また、分散配置されているブロックピンの間に通常ネットのブロックピンが存在する場合にはショートが発生する。この第2の発明の半導体集積回路の配線生成方法は、このようにブロックピンが分散配置されている条件に対して対処せんとするものである。

【0039】この第2の発明による作用は次のとおりである。ここでは、前処理として既に、各機能ブロック間の配線接続情報と、配線幅、配線間隔等のデザインルールが規定された情報の読み込みが行われ、フロアプランによって各機能ブロックの配置位置やブロックピン位置等の決定が行われているものとする。

【0040】配線統合工程においては、複数のネットからなり特性を揃えるべきネットである要特性統一ネットの抽出を行ない、その複数の要特性統一ネットを仮想的なネットである統合ネットに統合する。上記の第1の発明の場合には、複数の要特性統一ネットをその両端のブロックピンを含めて丸ごと単一の仮想ネットに束ねたが、この第2の発明の場合には、個々の要特性統一ネットにおける両端のブロックピンについてはそのままとし、ブロックピンどうしをつなぐネットの実質部分において複数のものを一つに束ねる。その形態は、中央の一つの幅広配線である幹線と、その幹線の両端における複数の分岐する配線部分とからなっている。ブロックピンをそのままとするのは、ブロックピンが分散配置されているときに、その分散配置の状況に配慮するためである。その分散配置の状況をそのまま生かすのである。次工程である配線工程で紛れるのを防止するため、統合済みの各要特性統一ネットについては、そのネット情報を削除しておく必要がある。ただし、次々工程である配線分割工程では、各要特性統一ネットそれぞれのネット情報が必要となるので、削除する前に、それらのネット情報を別途保存しておく。さらに、その統合ネットについての配線幅の指定を行なう。これも次工程での配線工程での準備である。配線工程では、取り扱うのは統合ネットであって個々の要特性統一ネットではないから、統合ネットについて配線幅を指定するのは、複数の要特性統一ネットが束ねられたものを取り扱っているため、元の要特性統一ネットの配線幅をそのまま用いるわけにはゆかず、一本の幅広配線としての配線幅に対応する必要があるからである。なお、複数の要特性統一ネットの抽出については、人手によるもよいし、あるいは自動的にこなすのもよい。

【0041】次の配線工程においては、前工程の配線統合工程で上記のように作成した統合ネット（複数の要特

性統一ネットの束）と、特性を揃える必要のないネットである通常ネットとについて、一般的な配線アルゴリズムを用いて同時に配線する。ここで重要なことは、複数の要特性統一ネットが一つに束ねられてなる単一の統合ネットとして取り扱われるということである。個々の要特性統一ネットの個性が一時的に抹消されているのである。そして、その統合ネットは、適用する一般的な配線アルゴリズムのもとでは、形式的には通常ネットと同格のものとして取り扱われるのである。ただし、統合ネットの幹線の両端の分岐配線部分については、通常ネットの配線を禁止することが必要である。一般的な配線アルゴリズムによる配線は、統合ネットも通常ネットも同格扱いで、配線長、配線経路の最適化が行われる状態での配線が実行される。したがって、ここでは、統合ネットに対して通常ネットの配線回り込みの発生が防止されることになる。ここで重要なことは、通常ネットの配線回り込みを回避するのに、通常ネットの配線領域と複数の要特性統一ネットのための配線領域とを全く切り離した状態で取り敢えず回避するといったものではなく、複数の要特性統一ネットを一つにまとめて統合ネットという態様に止揚した上で、その統合ネットと通常ネットとを同時に配線しているということである。複数の要特性統一ネットが単一の統合ネットとして束ねられた状態で、通常ネットとの相関の中で、通常ネットの配線回り込みを防止しているのである。複数の要特性統一ネットを単一の統合ネットとして束ねているので、通常ネットの配線回り込みに対する障害物となるのを回避するための演算処理が簡略化されるのである。

【0042】次に、配線分割工程に移る。統合ネットの状態での配線のままでは意味をなさない。本来の姿の複数の要特性統一ネットの状態に戻す必要がある。なお、ブロックピンについてはそのままよい。配線分割工程においては、配線統合工程で別途保存しておいた各要特性統一ネットのネット情報を用いる。複数の要特性統一ネットを束ねた統合ネットにおいて、前記の回復したネット情報に基づいて、デザインルールに基づいて統合ネットの幹線を複数の分岐配線部分に分割する。そして、各ブロックピンにつながる分岐配線部分を伸縮させながら、統合ネットの幹線における前記の分割された配線部分に対しての接続を行う。この伸縮のときに、オーバーラン的に不要な突出の配線部分が生じることがある。そのような不必要な配線部分は削除する。このような幹線の分割と分岐配線部分の伸縮とにより、統合ネットを分割して生成すべき複数のネットにつき、配線長、配線容量、配線経路、配線形状等の特性を揃えた状態にして分割することが可能となる。すなわち、分割によって生成された複数のネットは互いに特性の揃ったものとなる。また、通常ネットと分岐配線部分との関係においては、前記の配線禁止の制限を順守する限りにおいて、隣接する分岐配線部分どうし間に通常ネットを配線したり、他のネットを配線

することができる。すなわち、ショート回避した状態での通常ネットの配線が可能となり、また、無駄な配線領域の消費を極力抑えることができる。

【0043】以上のようにして、この第2の発明の半導体集積回路の配線生成方法によれば、通常ネットの配線においてあらかじめ要特性統一ネットの特性を固定することなく通常ネットと統合ネットとを同時に配線するので、迂回配線による通常ネットのタイミングエラーの発生を防止することができるとともに、特性を揃えるべき複数のネットの配線長、配線容量、配線経路、配線形状等の特性を実効的に揃えることができる。さらに、隣接する分岐配線部分どうし間を利用する状態でショートなしに通常ネットを配線したり、他のネットを配線することができ、無駄な配線領域の消費を極力抑えることができる。

【0044】本願第3の発明の半導体集積回路の配線生成方法は、次の3つの工程を含んでいることを特徴とする。すなわち、

(1) 複数の要特性統一ネットを一つのネットに統合して統合ネットとなし、抽出した各要特性統一ネットのネット情報を別途保存の上で削除し、前記統合ネットに配線幅の指定を行なう配線統合工程。

【0045】(2) 前記統合ネットを優先的に配線する優先配線工程。

【0046】(3) 前記統合ネットの配線を配線通過本数を考慮した形状に最適化し、各ブロックピンから前記統合ネットの幹線までの配線を配線接続箇所まで伸縮する配線最適化工程。

【0047】(4) 特性統一不要の通常ネットの配線を一般的な配線アルゴリズムを用いて配線する配線工程。

【0048】(5) 前記統合ネットの幹線を前記別途保存しておいたネット情報とデザインルールに基づいて所要本数に分割する配線分割工程。

【0049】上記第2の発明の場合には、複数の要特性統一ネットのブロックピンが分散配置されている場合に有効である。しかし、その配線工程において、統合ネットと通常ネットを同時に配線しているので、統合ネットに対する配線幅指定では必要以上の領域を確保しなければならず、配線分割後にデッドスペースが発生する。この第3の発明の半導体集積回路の配線生成方法は、ブロックピンが分散配置されている条件でデッドスペースを抑制することに対処せんとするものである。

【0050】この第3の発明による作用は次のとおりである。配線統合工程については上記第2の発明と同様である。次の優先配線工程においては、通常ネットの方は除いておいて、統合ネットについてのみ、これを優先的に配線する。このとき、通常ネットへの配慮はなしでよく、統合ネットの配線配置についての自由度は十分に高いものとなり、配線幅指定においても必要最小限のものでよいことになる。次に、配線最適化工程において、統

合ネットの配線を配線通過本数を考慮した形状に最適化する。そして、各ブロックピンにつながる分岐配線部分を統合ネットの幹線まで伸縮する。次の配線工程において、特性を揃える必要のないネットである通常ネットについて、一般的な配線アルゴリズムを用いて配線を行なう。このとき、統合ネットの幹線について、Y方向の幹線はX方向への移動を許容し、X方向の幹線はY方向の移動を許容する。また、分岐配線部分については、その移動に合わせて伸縮を行うものとする。次いで、配線分割工程において、本来の姿の複数の要特性統一ネットの状態に戻す。配線統合工程で別途保存しておいた各要特性統一ネットのネット情報を用いる。複数の要特性統一ネットを束ねた統合ネットにおいて、前記の回復したネット情報に基づいて、デザインルールに基づいて統合ネットの幹線を複数に分割する。これにより、統合ネットを分割して生成すべき複数のネットにつき、配線長、配線容量、配線経路、配線形状等の特性を揃えた状態にして分割することが可能となる。すなわち、分割によって生成された複数のネットは互いに特性の揃ったものとなる。さらには、隣接する分岐配線部分どうし間を利用する状態でショートなしに通常ネットを配線したり、他のネットを配線することができ、無駄な配線領域の消費を極力抑えることができる。

【0051】以上のようにして、この第3の発明の半導体集積回路の配線生成方法によれば、迂回配線による通常ネットのタイミングエラーの発生を防止することができるとともに、特性を揃えるべき複数のネットの配線長、配線容量、配線経路、配線形状等の特性を実効的に揃えることができる。さらに、配線最適化工程において統合ネットの幹線につき配線接続に最低限必要な配線形状に最適化するので、上記第2の発明の場合に生じる可能性のあるデッドスペースを極力小さくすることができる。

【0052】

【発明の実施の形態】以下、本発明にかかわる半導体集積回路の配線生成方法の具体的な実施の形態を図面に基づいて詳細に説明する。

【0053】(第1の実施の形態) 図1は、本発明の第1の実施の形態にかかわる半導体集積回路の配線生成方法のフロー図である。以下、図1に沿って説明を行なう。図1において、符号の101はデータ入力工程、102はフロアプラン工程、103は仮想配線生成工程、104は配線工程、105は配線分割工程である。

【0054】第1の実施の形態の半導体集積回路の配線生成方法を実施するに当たり、一般的なレイアウトと同様に、データ入力工程101において各機能ブロック間の配線接続情報と、配線幅、配線間隔等のデザインルールが規定された情報の読み込みを行ない、フロアプラン工程102で各機能ブロックの接続数や、信号の流れ等を考慮したブロックの配置位置や、ブロックピン位置等

の決定を行う。

【0055】図4は、データ入力工程101において配線接続情報とデザインルールの読み込みを行ない、フロアプラン工程102で各機能ブロックの配置位置とブロックピン位置等の決定を行なった結果を示す。符号の401、402、403、404、405はブロック、406は要特性統一ネットのブロックピン、407は通常ネットのブロックピン、408は要特性統一ネットの接続情報、409は通常ネットの接続情報である。

【0056】仮想配線生成工程103においてまず、要特性統一ネット408の抽出を行なう。抽出方法としては、人手でネット名抽出と配線順番を指定する。

【0057】次に、抽出した要特性統一ネット408を一つの仮想ネット410（図5参照）に割り付ける。その際、仮想ネット410に割り付けた要特性統一ネット408の各ネット情報を別途保存し、仮想ネット410に割り付けた要特性統一ネット408の各ネット情報をレイアウト上から削除する。仮想ネット410に対し、仮想ネット410に割り付けた要特性統一ネット408の配線幅、配線間隔等の配線ルール等に従って配線幅の指定を行なう。例えば、仮想ネット410に割り付けた要特性統一ネット408の各配線幅を加算した総配線幅と、仮想ネット410に割り付けた要特性統一ネット408のネット本数マイナス1本分にスペーシングルールの幅を乗算した総配線間隔幅を加算した配線幅を指定する。

【0058】次に、仮想ネット410が接続を行なう仮想ブロックピン411を、仮想ネット410に割り付けた要特性統一ネット408のブロックピン間にそれぞれ生成する。一般に配線を生成する際、配線の中心から上下あるいは左右に幅を与えて配線形状を実現するので、仮想ブロックピン411は複数並んでいる仮想ネット410に割り付けた要特性統一ネット408のブロックピン列の中央に配置するのが望ましい。

【0059】なお、要特性統一ネット408の抽出方法において、例えばA[1]のようにネット名、区切り文字、ビット番号の組み合わせで一般に表記されるバスネット等のネット名のように、容易に規則性が判断できるネットについては、規則性を利用してネット名抽出と配線順番の定義を自動で行なっても良い。

【0060】仮想配線生成工程103を図4、図5を用いて説明する。図5において、符号の410は仮想ネットの接続情報、411は仮想ブロックピンである。

【0061】ブロック402、ブロック403間で接続関係にあるBUS[1]からBUS[3]を要特性統一ネット408として抽出し、BUS[1]、BUS

[2]、BUS[3]の順番で配線することを定義する。抽出した要特性統一ネット408のBUS[1]からBUS[3]を、図5に示す仮想ネット410に割り付け、要特性統一ネット408のBUS[1]からBU

S[3]の各ネット情報を別途保存の上、レイアウト上から削除し、仮想ネット410に対し配線幅の指定を行なう。

【0062】次に、仮想ブロックピン411を、仮想ネット410に割り付けた要特性統一ネット408のブロックピン406群にそれぞれ生成する。仮想ブロックピン411は複数並んでいる仮想ネット410に割り付けた要特性統一ネット408のブロックピン406の列の中央に配置する。

【0063】配線工程104において、デザインルールに基づき一般的な配線アルゴリズムを用いて、仮想ネット410と通常ネット409について同時に概略配線および詳細配線を実施する。

【0064】配線工程104の結果を図6に示す。図6は、仮想ブロックピン411間を接続する仮想ネット410の配線412について、その他の通常ネット413と同時に配線長、配線経路の最適化が行なわれた配線の結果を示している。

【0065】なお、仮想ネットの配線経路を特定したい場合、仮想ネットがどの配線領域を通過すべきかだけを配線経路として指定しても良い。

【0066】配線分割工程105において、仮想ネット410の配線412を仮想配線生成工程103で別途保存しておいたネット情報に基づき、仮想ネット410に割り付けた要特性統一ネット408のブロックピン406からブロックピン406までの接続情報、デザインルールの双方を満たした配線接続を行ない且つ特性が揃うように配線分割を行なう。

【0067】仮想ネット410の接続情報、仮想ブロックピン411をレイアウト上から削除し、仮想配線生成工程103で別途保存しておいたネット情報を基に、仮想ネット410に割り付けた要特性統一ネット408の各ネット情報をレイアウト上に再生成する。

【0068】配線分割工程105の結果を図7に示す。図7は、仮想ネット410の配線412を仮想ネット410の対象であるBUS[1]からBUS[3]までの3本の要特性統一ネット408の配線414に、特性が揃うように分割した結果を示している。

【0069】なお、仮想ネット410の配線分割、仮想ネット410の接続情報と仮想ブロックピン411のレイアウト上からの削除、および、レイアウト上での各ネット情報の再生成の三者はどの順番に行なっても同様の効果を得ることができる。

【0070】なお、配線分割工程105で仮想ネット410の配線412を削除し、削除により得た配線領域に従来の技術に記載の人手で配線生成する方法を用いて、人手で配線経路を指定する代わりに仮想ネット410の概略配線の配線経路を基に、BUS[1]からBUS[3]までの各ネットを特性が揃うように作成し直すことでも同様の効果を得ることができる。

【0071】以上の工程によって、要特性統一ネット408群の配線長、配線容量、配線経路、配線形状等の特性を揃えるものである。

【0072】従来手法を用いて配線生成した図14と、本手法を用いて配線生成した図7を比較すると、図14で迂回をしている通常ネットの配線1510が、図7においては通常ネット409の配線413が最適な配線経路で配線されていることが分かる。すなわち、本手法が配線経路、配線形状、座標を固定することなく、要特性統一ネット408の特性を揃えることができるため、要特性統一ネット408と特性を揃える必要のない通常ネット409を同時に一般的な配線アルゴリズムを用いて配線処理することができるので、特性を揃えるバス配線等を一本の幅広配線として扱い、双方の配線を最適な位置に配線できる。

【0073】このように構成された半導体集積回路の配線生成方法によると、要特性統一ネットの配線長、配線容量、配線経路、配線形状等の特性を揃えることができ、且つ迂回配線による通常ネットのタイミングエラー発生を防止することができる。

【0074】（第2の実施の形態）図2は、本発明の第2の実施の形態にかかわる半導体集積回路の配線生成方法のフロー図である。以下、図2に沿って説明を行なう。符号の201は配線統合工程、202は配線分割工程である。

【0075】まず、データ入力工程101において配線接続情報とデザインルールの読み込みを行ない、フロアプラン工程102で各機能ブロックの配置位置とブロックピン位置等の決定を行なう。

【0076】図8は、データ入力工程101においてデータ読み込みを行ない、フロアプラン工程102でのフロアプランの決定を行なった結果を示す。符号の801、802、803、804、805はブロック、806は要特性統一ネットのブロックピン、807は通常ネットのブロックピン、808は要特性統一ネットの接続情報、809は通常ネットの接続情報である。

【0077】第1の実施の形態で説明した図4とこの第2の実施の形態での図8との違いは、図4では要特性統一ネット408のブロックピン406が最小間隔で集中配置されているのに対し、図8では要特性統一ネット808のブロックピン806が分散配置されている、または要特性統一ネット808のブロックピン806が分散配置されている間に、通常ネット809のブロックピンが配置されていることが異なる。

【0078】配線統合工程201において、まず、要特性統一ネット808の抽出を行なう。抽出方法としては、第1の実施の形態に記載した方法と同様に、ネット名抽出および配線順番の定義を行なう。次に、抽出した要特性統一ネット808を一つのネット810に統合する。その際、統合ネット810に統合した要特性統一ネ

ット808の各ネット情報を別途保存し、統合ネット810に統合した要特性統一ネット808の各ネット情報をレイアウト上から削除する。その後、第1の実施の形態に記載した方法と同様に統合ネット810に対し、統合ネット810に統合した要特性統一ネット808の配線幅、配線間隔等の配線ルール等に従って配線幅の指定を行なう。

【0079】配線統合工程201を図8、図9を用いて説明する。図9の810は統合ネットの接続情報である。

【0080】ブロック802、ブロック803間で接続関係にあるBUS[1]からBUS[3]を、要特性統一ネット808として抽出し、BUS[1]、BUS[2]、BUS[3]の順番で配線することを定義する。抽出した要特性統一ネット808のBUS[1]からBUS[3]を、図9に示す統合ネット810に統合し、統合ネット810に統合した要特性統一ネット808のBUS[1]からBUS[3]の各ネット情報を別途保存の上、レイアウト上から削除し、統合ネット810に対し配線幅の指定を行なう。

【0081】配線工程104において、デザインルールに基づき一般的な配線アルゴリズムを用いて、統合ネット810と通常ネット809とについて同時に概略配線および詳細配線を実施する。

【0082】その配線工程104の結果を図10に示す。符号の811は統合ネット810の配線、812は配線禁止領域、813は通常ネット809の配線である。図10は、統合ネット810の配線811をその他の通常ネット813と同時に配線を生成した結果である。統合ネット810の配線811の各ブロックピン806から幹線までを接続する配線のように、統合ネット810の各ブロックピン806と統合ネット810の幹線を接続する際、各ブロックピン806の幅で配線されるのが一般的である。

【0083】なお、統合ネットの配線経路を特定したい場合、統合ネットがどの配線領域を通過すべきかだけを配線経路として指定しても良い。

【0084】なお、配線生成と同時に配線幅とスペーシングルールの幅を加算した幅の同一レイヤの配線禁止領域を自動生成するルールをデザインルールに追加し、統合ネット810の各ブロックピン806と統合ネット810の幹線を接続する配線に使用することで、同一レイヤの配線禁止領域812を自動で設けて他の配線の割り込みを防止しても良い。

【0085】配線分割工程202において、統合ネット810の配線の幹線を、配線統合工程201で別途保存しておいたネット情報とデザインルールに基づき、統合ネット810の対象であるネット本数にデザインルールを満たすように配線分割する。

【0086】統合ネット810の各ブロックピン806

から幹線までを接続する配線を、配線分割で生成した各配線の座標に合わせて配線を伸縮させ、配線統合工程201で別途保存しておいたネット情報を満たすように配線接続を行なう。

【0087】上記配線接続によって、配線分割で生成した各配線にできた不必要な配線突き出し部分の削除を行なう。

【0088】統合ネット810の接続情報、配線禁止領域812をレイアウト上から削除し、配線統合工程201で別途保存しておいたネット情報を基に、統合ネット810に統合した要特性統一ネット808の各ネット情報をレイアウト上に再生成する。

【0089】その配線分割工程202の結果を図11に示す。814は要特性統一ネット808の配線を示している。図11は、統合ネット810の幹線を統合ネット810の対象であるBUS[1]からBUS[3]までの3本に分割し、統合ネット810の各ブロックピン806から幹線までを接続する配線814を配線分割で生成したBUS[1]からBUS[3]までの3本の配線座標に合わせて伸縮し配線接続を行ない、配線分割で生成した各配線にできた不必要な配線突き出し部分の削除を行ない、BUS[1]からBUS[3]までの要特性統一ネット808の配線814を生成した結果である。

【0090】なお、統合ネット810の配線の幹線を分割する代わりに、統合ネット810の配線811の幹線のみを削除し、削除により得た配線領域に従来の技術に記載の人手で配線生成する方法を用いて、人手で配線経路を指定する代わりに統合ネット810の幹線部分の概略配線の配線経路を基に、BUS[1]からBUS

[3]までの各ネットの幹線のみを再生成し直すことで同様の効果を得ることができる。

【0091】なお、統合ネット810の配線分割と配線接続および配線突き出し部分の削除、統合ネット810の接続情報と配線禁止領域のレイアウト上からの削除、および、レイアウト上での各ネット情報の再生成の三者はどの順番に行なっても同様の効果を得ることができる。

【0092】以上の工程によって、要特性統一ネット808群の配線長、配線容量、配線経路、配線形状等の特性を揃えるものである。

【0093】第1の実施の形態で説明した方法は、要特性統一ネットのブロックピンが集中配置されている場合に有効である。しかし、要特性統一ネットのブロックピン806が分散配置されている場合、配線領域が無駄に消費されてしまう。また、分散配置されているブロックピン806の間に通常ネット809のブロックピン807が存在する場合にはショートが発生する。本手法では、要特性統一ネット808のブロックピン806が分散配置されている場合でも、配線経路、配線形状、座標を固定することなく要特性統一ネット808の特性を揃

えることができるため、要特性統一ネット808と特性を揃える必要のない通常ネット809とを同時に一般的な配線アルゴリズムを用いて配線処理することができるので、特性を揃えるバス配線等を一本の幅広配線として扱い、双方の配線を最適な位置に配線できる。

【0094】このように構成された半導体集積回路の配線生成方法によると、要特性統一ネット808のブロックピン806が分散配置されていても、要特性統一ネット808の配線長、配線容量、配線経路、配線形状等の特性を揃えることができ且つ迂回配線による通常ネット809のタイミングエラー発生を防止することができる。

【0095】(第3の実施の形態)図3は、本発明の第3の実施の形態にかかわる半導体集積回路の配線生成方法のフロー図である。以下、図3に沿って説明を行なう。符号の301は優先配線工程、302は配線最適化工程である。

【0096】まず、第2の実施の形態に記載した方法と同様に、データ入力工程101において配線接続情報とデザインルールの読み込みを行ない、フロアプラン工程102で各機能ブロックの配置位置とブロックピン位置等の決定を行なう。

【0097】配線統合工程201において、第2の実施の形態に記載した方法と同様に、ネット名抽出および配線順番を定義する。次に、抽出した要特性統一ネットを一つのネット1208(図12参照)に統合し、統合ネット1208に統合した要特性統一ネットの各ネット情報を別途保存の上、レイアウト上から削除し、第2の実施の形態で記載した方法と同様に統合ネット1208に対し配線幅の指定を行なう。

【0098】優先配線工程301において、統合ネット1208だけを通常ネットの配線よりも先に優先的に配線する。統合ネット1208の各ブロックピン1206と統合ネット1208の幹線を接続する際、各ブロックピン1206の幅で配線されるのが一般的である。

【0099】優先配線工程301の結果を図12に示す。符号の1201、1202、1203、1204、1205はブロック、1206は要特性統一ネットのブロックピン、1207は通常ネットのブロックピン、1208は統合ネットの配線、1209は配線禁止領域である。図12は、統合ネットの配線1208だけを通常ネットの配線よりも先に優先的に生成した結果である。

【0100】なお、統合ネットの配線経路を特定したい場合、統合ネットがどの配線領域を通過すべきかだけを配線経路として指定しても良い。

【0101】なお、配線生成と同時に配線幅とスペーシングルールの幅を加算した幅の同一レイヤの配線禁止領域1209を自動生成するルールをデザインルールに追加し、統合ネット1208の各ブロックピン1206と幹線までを接続する配線に使用することで、同一レイヤの配線禁止領域1209を自動で設けて他の配線の割り

込みを防止しても良い。

【0102】配線最適化工程302において、統合ネット1208の幹線に対し、配線統合工程201で別途保存しておいたネット情報に基づき、配線通過本数と配線順番を確認し、統合ネット1208の各ブロックピン1206と幹線までを接続する配線との配線接続に最低限必要な配線形状に最適化する。また、統合ネット1208の各ブロックピン1206と幹線までを接続する配線を、幹線内のそれぞれの通過予定である位置まで配線を伸縮する。

【0103】配線最適化工程302の結果を図13に示す。図13は、優先配線された統合ネットの配線1208の幹線を、対象ネットBUS[1]からBUS[3]までの配線接続に最低限必要な配線形状に最適化し、さらに統合ネット1208の各ブロックピン1206と幹線までを接続する配線を、幹線内を通過する対象ネットBUS[1]からBUS[3]の配線位置まで配線を伸縮した結果である。

【0104】配線工程104において、デザインルールに基づき一般的な配線アルゴリズムを用いて、通常ネットの概略配線および詳細配線を実施する。

【0105】このとき、統合ネットの配線1208のY方向の幹線はX方向にのみ移動することができ、X方向の幹線はY方向にのみ移動することができるようにする。また、X方向の幹線とY方向の幹線の接続部分、および、各ブロックピン1206から幹線までの配線は、幹線の移動に合わせて伸縮を行ない、接続関係を保持する。従って、統合ネットの配線1208およびその他の通常ネットの配線双方が、最適な配線経路、配線形状、座標を選択し、通常ネットの配線を生成することができる。

【0106】配線分割工程303において、統合ネットの配線1208の幹線を、配線統合工程201で別途保存しておいたネット情報とデザインルールに基づき、統合ネット1208の対象であるネット本数にデザインルールを満たすように配線分割する。

【0107】統合ネット1208の接続情報、配線禁止領域1209をレイアウト上から削除し、別途保存しておいたネット情報を基に、統合ネット1208に統合した要特性統一ネットの各ネット情報をレイアウト上に再生成する。

【0108】なお、統合ネットの配線の幹線を分割する代わりに、統合ネットの配線1208の幹線のみを削除し、削除により得た配線領域に従来の技術に記載の人手で配線生成する方法を用いて、人手で配線経路を指定する代わりに統合ネット1208の幹線部分の概略配線の配線経路を基に、BUS[1]からBUS[3]までの各ネットの幹線のみを再生成し、各配線にできた不必要な配線突き出し部分を削除することでも同様の効果を得ることができる。

【0109】なお、統合ネット1208の配線分割、統合ネット1208の接続情報と配線禁止領域のレイアウト上からの削除、および、レイアウト上での各ネット情報の再生成の三者はどの順番に行なっても同様の効果を得ることができる。

【0110】以上の工程によって、要特性統一ネット群の配線長、配線容量、配線経路、配線形状等の特性を揃えるものである。

【0111】第2の実施の形態で説明した方法は、要特性統一ネットのブロックピンが分散配置されている場合に有効である。しかし、統合ネット1208に対する配線幅指定によって、要特性統一ネットの配線の生成に必要な以上の領域を保有してしまい、配線分割後にデッドスペースが発生する。本手法では、要特性統一ネットのブロックピン1206が分散配置されている場合に、要特性統一ネットに最低限必要な領域だけを保有し、配線経路、配線形状、座標を固定することなく要特性統一ネットの特性を揃えることができる。従って、特性を揃える必要のないネットを一般的な配線アルゴリズムを用いて配線生成するとき、要特性統一ネットの配線経路、配線形状、座標を変更しながら配線処理することができるため、特性を揃えるバス配線等を一本の幅広配線として扱い、双方の配線を最適な位置に配線できる。

【0112】このように構成された半導体集積回路の配線生成方法によると、要特性統一ネットに最低限必要な領域だけを保有することで、デッドスペースを生むことなく要特性統一ネットの配線長、配線容量、配線経路、配線形状等の特性を揃えることができ且つ迂回配線による通常ネットのタイミングエラー発生を防止することができる。

【0113】

【発明の効果】第1の発明の半導体集積回路の配線生成方法によれば、通常ネットの配線においてあらかじめ要特性統一ネットの特性を固定することなく通常ネットと仮想ネットとを同時に配線するので、迂回配線による通常ネットのタイミングエラーの発生を防止することができるとともに、特性を揃えるべき複数のネットの配線長、配線容量、配線経路、配線形状等の特性を実効的に揃えることができる。

【0114】また、第2の発明の半導体集積回路の配線生成方法によれば、通常ネットの配線においてあらかじめ要特性統一ネットの特性を固定することなく通常ネットと統合ネットとを同時に配線するので、迂回配線による通常ネットのタイミングエラーの発生を防止することができるとともに、特性を揃えるべき複数のネットの配線長、配線容量、配線経路、配線形状等の特性を実効的に揃えることができる。さらに、隣接する分岐配線部分どうし間を利用する状態でショートなしに通常ネットを配線したり、他のネットを配線することができ、無駄な配線領域の消費を極力抑えることができる。

【0115】さらに、第3の発明の半導体集積回路の配線生成方法によれば、迂回配線による通常ネットのタイミングエラーの発生を防止することができるとともに、特性を揃えるべき複数のネットの配線長、配線容量、配線経路、配線形状等の特性を実効的に揃えることができる。さらに、配線最適化工程において統合ネットの幹線につき配線接続に最低限必要な配線形状に最適化するので、上記第2の発明の場合に生じる可能性のあるデッドスペースを極力小さくすることができる。

【図面の簡単な説明】

【図1】 本発明の第1の実施の形態の半導体集積回路の配線生成方法を示すフロー図

【図2】 本発明の第2の実施の形態の半導体集積回路の配線生成方法を示すフロー図

【図3】 本発明の第3の実施の形態の半導体集積回路の配線生成方法を示すフロー図

【図4】 実施の形態1の半導体集積回路の配線生成方法において各ブロックピン間の接続関係を示す図

【図5】 実施の形態1の半導体集積回路の配線生成方法において仮想ネットの接続情報を示す図

【図6】 実施の形態1の半導体集積回路の配線生成方法において配線処理の結果を示す図

【図7】 実施の形態1の半導体集積回路の配線生成方法において仮想ネットの配線に対し配線分割を行なった結果を示す図

【図8】 実施の形態2の半導体集積回路の配線生成方法において各ブロックピン間の接続関係を示す図

【図9】 実施の形態2の半導体集積回路の配線生成方法において統合ネットの接続情報を示す図

【図10】 実施の形態2の半導体集積回路の配線生成方法において配線処理の結果を示す図

【図11】 実施の形態2の半導体集積回路の配線生成方法において統合ネットの配線に対し配線分割を行なった結果を示す図

【図12】 実施の形態3の半導体集積回路の配線生成方法において統合ネットの優先配線の結果を示す図

【図13】 実施の形態3の半導体集積回路の配線生成方法において統合ネットに対し配線最適化を行なった結果を示す図

【図14】 従来の配線生成の結果を示す図

【図15】 従来の人手で配線経路を指定した後の配線生成の結果を示す図

【図16】 従来の配線領域の確保を示す図


【図17】 従来の配線分割の結果を示す図

【図18】 従来の配線生成の結果を示す図


【符号の説明】

101	データ入力工程
102	フロアプラン工程
103	仮想配線生成工程
104	配線工程
105	配線分割工程
201	配線統合工程
202	配線分割工程
301	優先配線工程
302	配線最適化工程
303	配線分割工程
401, 402, 403, 404, 405	ブロック
406	要特性統一ネットのブロックピン
407	通常ネットのブロックピン
408	要特性統一ネットの接続情報
409	通常ネットの接続情報
410	仮想ネット
411	仮想ブロックピン
412	要特性統一ネットの配線
413	通常ネットの配線
414	分割後の要特性統一ネットの配線
801, 802, 803, 804, 805	ブロック
806	要特性統一ネットのブロックピン
807	通常ネットのブロックピン
808	要特性統一ネットの接続情報
809	通常ネットの接続情報
810	統合ネット
811	統合ネットの配線
812	配線禁止領域
813	通常ネットの配線
814	分割後の要特性統一ネットの配線
1201, 1202, 1203, 1204, 1205	ブロック
1206	要特性統一ネットのブロックピン
1207	通常ネットのブロックピン
1208	要特性統一ネットの配線
1209	配線禁止領域
1210	統合ネット
1501, 1502, 1503, 1504, 1505	ブロック
1506	要特性統一ネットのブロックピン
1507	通常ネットの配線のブロックピン
1508	要特性統一ネットの配線
1509	通常ネットの配線
1511	配線領域


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】




【図 15】



【図 16】



【図 17】



【図 18】

